1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
|
; Test vector count leading zeros
;
; RUN: llc < %s -mtriple=s390x-linux-gnu -mcpu=z13 | FileCheck %s
declare <16 x i8> @llvm.ctlz.v16i8(<16 x i8> %src, i1 %is_zero_undef)
declare <8 x i16> @llvm.ctlz.v8i16(<8 x i16> %src, i1 %is_zero_undef)
declare <4 x i32> @llvm.ctlz.v4i32(<4 x i32> %src, i1 %is_zero_undef)
declare <2 x i64> @llvm.ctlz.v2i64(<2 x i64> %src, i1 %is_zero_undef)
define <16 x i8> @f1(<16 x i8> %a) {
; CHECK-LABEL: f1:
; CHECK: vclzb %v24, %v24
; CHECK: br %r14
%res = call <16 x i8> @llvm.ctlz.v16i8(<16 x i8> %a, i1 false)
ret <16 x i8> %res
}
define <16 x i8> @f2(<16 x i8> %a) {
; CHECK-LABEL: f2:
; CHECK: vclzb %v24, %v24
; CHECK: br %r14
%res = call <16 x i8> @llvm.ctlz.v16i8(<16 x i8> %a, i1 true)
ret <16 x i8> %res
}
define <8 x i16> @f3(<8 x i16> %a) {
; CHECK-LABEL: f3:
; CHECK: vclzh %v24, %v24
; CHECK: br %r14
%res = call <8 x i16> @llvm.ctlz.v8i16(<8 x i16> %a, i1 false)
ret <8 x i16> %res
}
define <8 x i16> @f4(<8 x i16> %a) {
; CHECK-LABEL: f4:
; CHECK: vclzh %v24, %v24
; CHECK: br %r14
%res = call <8 x i16> @llvm.ctlz.v8i16(<8 x i16> %a, i1 true)
ret <8 x i16> %res
}
define <4 x i32> @f5(<4 x i32> %a) {
; CHECK-LABEL: f5:
; CHECK: vclzf %v24, %v24
; CHECK: br %r14
%res = call <4 x i32> @llvm.ctlz.v4i32(<4 x i32> %a, i1 false)
ret <4 x i32> %res
}
define <4 x i32> @f6(<4 x i32> %a) {
; CHECK-LABEL: f6:
; CHECK: vclzf %v24, %v24
; CHECK: br %r14
%res = call <4 x i32> @llvm.ctlz.v4i32(<4 x i32> %a, i1 true)
ret <4 x i32> %res
}
define <2 x i64> @f7(<2 x i64> %a) {
; CHECK-LABEL: f7:
; CHECK: vclzg %v24, %v24
; CHECK: br %r14
%res = call <2 x i64> @llvm.ctlz.v2i64(<2 x i64> %a, i1 false)
ret <2 x i64> %res
}
define <2 x i64> @f8(<2 x i64> %a) {
; CHECK-LABEL: f8:
; CHECK: vclzg %v24, %v24
; CHECK: br %r14
%res = call <2 x i64> @llvm.ctlz.v2i64(<2 x i64> %a, i1 true)
ret <2 x i64> %res
}
|
